Os flip-flops duplos tipo D SN74LV2T74/SN74LV2T74-Q1 da Texas Instruments contêm dois flip-flops tipo D independentes acionados por borda positiva. Um nível baixo na entrada predefinida (PRE) define a saída alta. Um nível baixo na entrada limpa (CLR) redefine a saída baixa. As funções predefinidas e limpas são assíncronas e não dependem dos níveis das outras entradas. Quando PRE e CLR estão inativos (altos), os dados na entrada de dados (D) que atendem aos requisitos de tempo de configuração são transferidos para as saídas (Q, Q) na borda positiva do pulso do relógio (CLK). O disparo do clock ocorre em um nível de tensão e não está diretamente relacionado ao tempo de subida do sinal de clock de entrada (CLK). Após o intervalo de tempo de espera, os dados na entrada de dados (D) podem ser alterados sem afetar os níveis nas saídas (Q, Q). O nível de saída é referenciado à tensão de alimentação (VCC) e suporta níveis CMOS de 1,8 V, 2,5 V, 3,3 V e 5 V.
