O circuito apresentado, divide a freqüência de um sinal TTL por 12, ou seja, a cada 12 pulsos de entrada temos um pulso de saída. Na figura 1 temos o circuito ligado a um analisador lógico do Multisim, para visualização dos sinais gerados. A alimentação é de 5 V e a freqüência máxima depende da família do circuito integrado utilizado.
A pinagem apresentada corresponde ao tipo real com o pino 7 no aterramento e o pino 14 na alimentação positiva.
Figura 1 – Circuito divisor TTL por 6.
Na figura 2 temos as formas de sinal obtidas com o analisador lógico do Multisim.
Figura 2 – Formas de sinal obtidas no circuito.
