Também chamado de circuito de captura e retenção ou "sample and hold" usado em ADCs, seu funcionamento é o seguinte: o valor dos sinais analógicos que devem ser convertidos para a forma digital, correspondem a um determinado instante cuja duração, em alguns casos não vai além de alguns milionésimos de segundo.
Assim, um primeiro bloco importante do conversor é um circuito que lê o valor do sinal a ser convertido num determinado instante e o armazena de modo que, mesmo que o sinal varie depois, os circuitos que fazem a conversão têm numa memória seu valor.
Esse circuito é mostrado em blocos na figura 1.
O sinal a ser amostrado é amplificado por um buffer de entrada, cuja finalidade é não carregar o circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de conversão.
Na saída desse circuito temos uma chave eletrônica ou chaveador que determina o instante exato em que a leitura do sinal deve ser feita.
A chave fecha por uma fração de segundo (uma frequência que depende da velocidade de amostragem), permitindo que o sinal carregue o capacitor C.
Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor da grandeza analógica a ser convertida.
Esta tensão no capacitor é mantida no circuito conversor através de um buffer de saída, durante o tempo que ele necessita para isso.
Na figura 2 mostramos um gráfico em que representamos o modo como a tensão de entrada varia e o circuito de amostragem e retenção mantém a saída constante durante os intervalos de conversão (que correspondem aos "degraus").
a) Sistema de conversão simultânea
O sistema de conversão simultânea (que é o mais simples) tem a configuração mostrada na figura 3.
Nesse circuito temos uma escala de 8 valores possíveis de saída o que pode ser coberto por um sistema de 3 bits.
Trata-se, portanto, de um conversor A/D de 3 bits.
Os comparadores possuem em suas entradas de referência tensões escalonadas, que determinam o instante em que eles devem comutar.
Assim, para 8 níveis de acionamento, temos 7 tensões escalonadas de 1/8 a 8/8 de Vcc, que é a máxima tensão que o circuito pode medir em sua entrada.
Evidentemente, esse tipo de circuito está seriamente limitado pela quantidade de comparadores que podemos usar.
Para um sistema de 16 bits, por exemplo, seriam necessários 4095 comparadores! Voltando ao circuito, os níveis lógicos obtidos nas saídas dos comparadores são sequenciais, conforme vimos.
Para se obter uma saída codificada em binário, precisamos usar uma matriz codificadora.
Essa matriz pode ser elaborada nesta configuração mais simples a partir de inversores, portas AND e portas OR. Obtemos, com isso, na sua saída sinais que correspondem aos 8 níveis de tensão possíveis, a saber:
000
001
010
011
100
101
110
111
Nesse circuito temos um sistema adicional de RESET e porta de leitura (READ).
A porta de leitura é interessante, pois ela permite transferir os dados digitais ao circuito externo somente no instante que desejarmos.
Assim, podemos dar tempo ao circuito para se estabilizar, o que pode ser importante se usarmos sensores rápidos, impedindo que, na saída, os valores oscilem rapidamente, o que causaria uma interpretação errática do computador ou microprocessador onde ele está ligado.
Aplicando nessa entrada (READ) um pulso de curta duração, lemos o valor digitalizado naquele instante.
No circuito indicado, esse valor é armazenado em um registrador formado por um conjunto de flip-flops.
Assim, esse valor se fixa na entrada e pode manter acionado, por exemplo, um indicador.
Para a leitura seguinte, o valor armazenado no registrador precisa ser apagado antes de ser feita nova leitura. Isso é conseguido por meio de um pulso de RESET.
b) Circuito de Conversão Por Contador
Na figura 4 temos um diagrama de blocos de um conversor que usa esta técnica.
Destaca-se neste circuito o comparador único que tem duas entradas.
Numa entrada é aplicado o sinal que vai ser medido (uma tensão dentro de uma determinada faixa de valores).
Na outra entrada aplicamos um sinal que é produzido por um gerador especial denominado "gerador de escada".
Esse sinal consiste numa tensão que sobe "aos saltos" com tantos degraus quantos sejam necessários à saída digital.
Por exemplo, num conversor de 8 bits, este sinal consiste em 256 "degraus" iguais de tensão.
Esse sinal pode ser gerado facilmente por oscilador de clock que aplica seu sinal a um contador ligado a uma rede R/2R, conforme mostra a figura 5.
Observamos que o clock deste circuito é habilitado pelo próprio circuito comparador.
Dessa forma, supondo que exista uma certa tensão na entrada e a conversão é habilitada, o oscilador de clock entra imediatamente em funcionamento.
Supondo que o contador esteja zerado, começa então a produção da "escada" de tensão que passa a ser aplicada ao comparador.
No instante exato em que a escada gera um degrau que se iguala à tensão de entrada, o comparador comuta.
O resultado disso, é a parada do clock e portanto da contagem.
Neste instante o contador terá registrado o número de degraus contados, ou seja, ele saberá em que valor binário ocorreu a comutação.
Basta então transferir este valor para o circuito externo o que pode ser feito, da mesma forma que no processo anterior através de um registrador.
Para nova conversão, o que pode ser feito uma fração de segundo depois, ou quanto tempo for necessário, basta ressetar o contador e reabilitar o clock.
Além dessas duas configurações existem outras, como a de aproximação sucessiva.
Ver também:
• DSP (598)
• ADC (569)
